19 results
Search Results
Now showing 1 - 10 of 19
Item SIFT影像辨識演算法及其在FPGA之實現(2016) 潘偉正; Pan, Wei-Zheng本文提出將SIFT影像辨識演算法實現於FPGA上，以解決影像辨識需要大量運算時間，而使得系統無法即時運算之問題。為了大幅減少邏輯單元之需求以及提升系統頻率，我們依照硬體適合之架構以及平行處理的優勢，針對SIFT演算法進行改良，如使用軟體預先計算高斯模板、使用數值方式避免反矩陣使用除法器以及將影像金字塔使用平行處理之架構實現等。除此之外，我們也使用CORDIC演算法進行三角函數、平方相加開根號以及反三角函數等實現，還有使用最佳化演算法找出高斯影像所需之最佳參數，並在硬體中進行連續高斯影像金字塔之近似，最後使用硬體實現影像梯度直方圖統計，如此一來就能於硬體中進行特徵主方向偵測以及特徵點描述之功能，而論文中會清楚介紹上述所提到之實現方法。而為了降低開發之困難性，首先以軟硬協同設計之架構對部分模組進行加速設計，完成後，再將整個系統以全硬體方式進行實現，值得一提的是，整個系統電路皆是由管線架構設計而成，因此可以大幅提升運算效率，進而達到即時運算之目標，從實驗結果證實，電路模組運算速度相較於軟體有大幅提升，而硬體實現結果相較於軟體之誤差也保有相當之精確度。Item 改良型螞蟻演算法之路徑規劃及其在FPGA之實現(2014) 侯如瑜本論文所提出一改良型螞蟻演算法應用於路徑規劃，解決規劃最佳路徑時容易出現區域最佳解的問題。原先的蟻群系統演算法(Ant Colony System , ACS)雖收斂快速，卻極易陷入區域解，因此，本論文將提出一種改良型螞蟻演算法，透過所提出之費洛蒙更新機制，包含部分費洛蒙更新以及反向費洛蒙更新，使得螞蟻具有更多探索新路徑的能力，減少只追隨同一路徑的機會。為了驗證論文中所提出之方法可以確實提升路徑規劃之精確度，將會與傳統ACS比較，以多種不同路徑進行規劃與比較其性能。為了縮短運算時間，提升計算的效率，本論文所提出之改良型螞蟻演算法將以DE2-70多媒體開發平台，利用FPGA電路加以實現。實驗結果證明以全硬體設計方式可以用較少的處理時間獲得路徑規劃結果，確實提升嵌入式應用系統之效能。Item 基於渾沌門檻值調變與邊緣增強誤差擴散法之FPGA設計與實現(2010) 謝侑霖; You-Lin Sie數位半色調是一種將連續色調影像轉換成有限色調影像的技術，此技術的主要特點為使用有限的色調去呈現出連續色調的影像。此特點被廣泛應用於顯示器與印表機裝置上。然而，傳統的數位半色調演算法仍有一些缺點，因此在本論文中我們提出一個新的數位半色調演算法。有別於傳統演算法使用固定的門檻值，我們的演算法所使用的是渾沌門檻值調變，藉由渾沌門檻值調變去減少圖片中不自然的紋理。為了更進一步的增加圖片的視覺品質，我們加入邊緣增強之量化方式以增強物體之邊緣。最後為了增加執行速度以符合即時處理之需求，我們設計了一個硬體電路來實現我們的演算法。實驗結果證明，我們所提出的新演算法的確能提高視覺品質，得到較佳的圖片，並且我們設計的硬體電路的執行速度能比軟體的執行速度快超過10倍。Item 以軟硬體協同設計之目標物移動方向模糊辨識系統(2012) 朱書漢; Shu-Han Chu本論文利用Altera DE2-70實驗板以及模糊邏輯理論，提出一種以軟硬體協同設計之模糊目標物移動方向辨識系統，在SOPC (System on Program Chip, SOPC)之系統架構下，利用FPGA (Field Programming Gate Array)的硬體電路優勢，以軟硬體協同設計 (HW/SW Co-design)之方式實現硬體加速之功能。作法上係利用硬體電路獲得目標物影像之歷史軌跡，並用Nios II計算上、下、左、右方向的計數，再將此計數傳送到模糊邏輯推論的硬體電路，即可得到目標物體的移動方向。實驗結果證實本方法可以利用機器視覺來辨識目標物的移動方向，實現互動式之人機介面，達到控制機器的運作。論文整體架構大致上可分為： (1)以軟體實現此系統的演算法、 (2)將此系統實現於Altera DE2-70開發版之晶片設計，希望利用硬體平行處理的優勢，加速其演算法的速度。Item 基於FPGA之單移動目標物 歷史軌跡方向即時辨識系統(2011) 劉韋辰; weichen Liu本論文主要係利用FPGA晶片及CMOS影像感測器裝置，實現一具有視覺方向感測認知之嵌入式智慧型系統，作法上係以單移動目標物歷史軌跡方向辨識為基礎，提出一種類似於人類視覺隱含有時間概念的演算方式，利用在不同時階(Time-Scale)所紀錄之物體移動所造成的歷史軌跡(Historical Trajectories)，完成移動方向辨識計算，實驗結果證明本方法具有足夠的精確度，可以達成利用視覺指令控制人機介面在應用上的需求。論文整體架構大致上可分為：(1)以軟體實現整個辨識系統的演算法、(2)將系統實現於Altera FPGA開發版之晶片設計，希望藉由優異的演算方式，突顯其利於實現於嵌入式裝置的優勢。Item 應用於室內自然環境且可與人自然溝通之居家服務機器人--子計畫三：居家服務機器人之即時動態導航與定位學習之設計與實現(行政院國家科學委員會, 2010-07-31) 許陳鑑; 盧明智本計畫之主要目的在於研究居家服務機器人即時動態導航與定位之設計與實現，包 含：環境感知、導航(robot navigation)、以及迴避障礙等功能，使居家服務機器人能具有 自主認知與熟習環境的能力，以協助各個子計畫達成希望執行的任務。配合總計畫第 一、二年預定完成Robotcup@home 基礎及進階指定競賽項目的目標，本計畫將以：(1) 多感測器之障礙物偵測系統、(2)感測器資料融合、(3)虛擬環境地圖建立與定位、(4)自 主避障、(5)動態路徑規劃、以及(6)障礙空間資訊描述等六項研究重點，完成：(1)建立 一多重感知障礙物偵測系統，整合各種異質感測器之量測資訊，提供可靠之環境障礙物 資訊，(2)利用多種數據融合(sensor fusion)技術實現感測器資料融合，以提供可靠的量測 結果，作為建立地圖與避障之依據，(3)利用多種建地圖(map building)技術，建立並更新 未知環境之虛擬空間地圖，作為機器人自主導航的依據，(4)以多種啟引式演算法 (heuristic)以及演化計算法(evolutionary computation)實現最佳路徑之規劃，使機器人能據 以行動，快速且安全到達目的地，(5)依多重感測數據融合資料以及目標物移動方向之估 測，實現自主避障之功能，使機器人能安全行進，(6)利用多重感測數據融合資料作訊號 處理與座標轉換，實現障礙空間圖形化描述(obstacle profiling)，精確呈現障礙物空間資 訊。並與其他子計畫整合，使居家機器人能夠實現Robotcup@home 所指定之基礎及進 階競賽項目。第三年則針對適合台灣居家環境之機器人的相關項目進行研發，包含：(1) 提供居家空間多重輔助定位，包含超音波、RFID、以及影像式輔助定位，以校準機器人 位置，提供機器人精確定位，(2)建置即時遠端監控與整合式互動介面，方便使用者透過 遠端連線的方式進行監控，增加居家服務機器人的實用與便利性，(3)以嵌入式統軟硬體 協同設計(Hardware/Software Co-design)觀念，實現各種所提出之演算法，改善機器人定 位、路徑規劃、避障之執行效能，全面提升機器人之導航及避障性能。Item 視覺型同時定位與建圖系統及其在FPGA上的實現(2017) 簡江恆; Chien, Chiang-Heng本論文針對機器人同時定位與建圖之問題，提出了一個基於線性模型之視覺型同時定位與建圖(Visual Simultaneous Localization and Mapping, V-SLAM)系統，並設計FPGA硬體加速電路，實現一個低成本、低功耗及高運算效率的系統，讓機器人行走在未知環境的過程中，能即時地建立三維環境地圖，同時估測自己在地圖中的狀態。基於線性模型之V-SLAM系統利用SIFT演算法的優勢偵測影像上的特徵點，並利用特徵點的資訊與key-frame選擇機制避免不必要的運算量，而地標管理則負責濾除不可靠的地標，使得攝影機相對狀態估測演算法能夠穩定地估測相對於前一時刻之旋轉與位移矩陣。為了建立完整的三維特徵地圖，本論文提出之一個線性方程式，讓地標能夠以二次收斂的速度更新其狀態，再藉由定位的線性方程式估測攝影機的絕對狀態。當機器人再次造訪先前看過的景象時，本論文基於線性模型描述先前之影像與當前影像的相似度，並利用離群權重函數濾除離群影像，以正確地偵測loop closure，使得機器人能進一步透過改良型軌跡校正演算法校正每一個攝影機及地標狀態，以提供更精準的定位與建圖結果。另外，基於硬體加速電路平行處理的優勢，本論文將此系統實現在低階的FPGA平台上，以快速地提供機器人的狀態及環境地圖，其中的One-Sided Hestenes-Jacobi演算法便是本論文設計之模組之一，用以實現奇異值分解模組。為了驗證本論文提出之V-SLAM系統，本論文透過軟體模擬實驗、利用RGB-D攝影機在小規模之室內環境的實驗以及利用著名的KITTI資料庫提供雙眼視覺在室外大環境的實驗等，與既有之文獻相互比較，而實驗結果可發現，基於線性模型之V-SLAM系統能夠穩定地提供精準的定位結果，且地標更新演算法也確實能建立較為完整的三維地圖，此外，利用查準率與查全率曲線也可發現，本論文提出的loop closure偵測演算法能正確地偵測loops。此外，在硬體電路之實驗中，本論文利用實際環境的特徵點資訊，加以驗證硬體之效果；從實驗結果可知，相較於一般電腦的運算速度而言，FPGA在定位與建圖分別加速了約350倍與460倍的運算時間，顯示本論文之V-SLAM系統可在低階、低成本、低功耗的平台上達到即時進行同時定位與建圖的效果。Item Hardware/Software Co-design of Particle Filter and Its Application in Object Tracking(2011-06-10) Chen-Chien Hsu; Shih-An Li; Wen-Ling LinThis paper presents a hardware/software co-design method for particle filter based on System On Program Chip (SOPC) technique. Considering both the execution speed and design flexibility, we use a NIOS II processor to calculate weight for each particle and a hardware accelerator to update particles. As a result, execution efficiency of the proposed hardware/software co-design method of particle filter is significantly improved while maintaining design flexibility for various applications. To demonstrate the performance of the proposed approach, a real-time object tracking system is established and presented in this paper. Experimental results have demonstrated the proposed method have satisfactory results in real-time tracking of objects in video sequences.Item 用FPGA實現之AES在音訊上的應用(2010) 謝忠政; Chung-Cheng Hsieh現今通訊系統之發達，使得人與人之間的溝通可以透過即時的通訊裝置如電話、手機乃至於電腦上之即時串流如會議系統、Skype…等，即可達到無時差的即時溝通，使得不論一般生活上的溝通乃至於商業活動、軍事通訊、政府機關等的溝通更加方便。然而方便的即時溝通環境和設備，但如果是必須保密的祕密通訊如商業、軍事或政府重大的機密決策等，通訊的安全就是首要的任務。 本文主要在於實現更安全的音訊加密方式，實現方式為在周邊的硬體界面上設計了類比轉數位的轉換電路，可將由外界輸入之類比音訊轉換為數位音源，此轉換後的數位資料將是加密的基礎。之後在遠端的周邊上設計一數位轉類比的硬體電路，此可將加密過後或解密後的音訊由後端的喇叭輸出而聽到加密或解密的聲音變化。 而主要實現音訊間的加∕解密系統，將採用進階加密標準（Advanced Encryption Standard，AES）演算法，並以其128位元的架構來實現，其中包括直接連線的移列轉換(ShiftRow)、並利用晶片內建的Block RAM來放置整合資料，完成位元組替換(SubByte)與混行運算(MixColumn)的動作以及存放金鑰擴展(KeyExpansion)，來節省電路面積。Item 視覺型同時定位與建圖系統之硬體實現(2018) 沈浩; Shen, Hao本論文針對機器人視覺型同時定位與建圖(Visual Simultaneous Localization and Mapping, V-SLAM)計算效率之問題，將V-SLAM系統透過FPGA硬體加速電路之設計，實現一低成本、低功耗與高效能的系統，讓機器人在未知環境中能夠即時的建立三維環境地圖，同時對機器人自身位置進行定位。本論文主要是將先前學長所提出的V-SLAM系統實現於FPGA上，以硬體加速電路的優勢，利用管線化設計與平行化計算等，使V-SLAM能夠即時的提供機器人的狀態以及環境地圖。為了驗證各功能模組於硬體化電路的計算速度以及精確度，本論文採用不同的實驗平台，包括個人電腦、FPGA與Nios II等，以真實環境下所拍攝的影像資訊，依照各模組的功能分別以不同角度進行測試。實驗結果顯示，相較於一般個人電腦或Nios II，FPGA硬體加速電路功能模組於特徵比對的運算效率分別提升了約390倍與16,000倍；而在精準度的測試中，2D-to-3D特徵轉換模組與重心計算模組在FPGA的運算中，相較於軟體計算結果誤差小於1%，地圖管理模組的測試則是以雙眼攝影機的參數決定近似門檻值後，以OR邏輯閘對高位元進行判斷即可得到與軟體相同之結果。從實驗結果可知，以本論文所提出之FPGA設計方法完成之V-SLAM系統可以實現即時的機器人同時定位與建圖，具備低成本與低功耗的優勢。