電機工程學系

Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/85

歷史沿革

本系成立宗旨在整合電子、電機、資訊、控制等多學門之工程技術,以培養跨領域具系統整合能力之電機電子科技人才為目標,同時配合產業界需求、支援國家重點科技發展,以「系統晶片」、「多媒體與通訊」、與「智慧型控制與機器人」等三大領域為核心發展方向,期望藉由學術創新引領產業發展,全力培養能直接投入電機電子產業之高級技術人才,厚植本國科技產業之競爭實力。

本系肇始於民國92年籌設之「應用電子科技研究所」,經一年籌劃,於民國93年8月正式成立,開始招收碩士班研究生,以培養具備理論、實務能力之高階電機電子科技人才為目標。民國96年8月「應用電子科技學系」成立,招收學士班學生,同時間,系所合一為「應用電子科技學系」。民國103年8月更名為「電機工程學系」,民國107年電機工程學系博士班成立,完備從大學部到博士班之學制規模,進一步擴展與深化本系的教學與研究能量。

News

Browse

Search Results

Now showing 1 - 1 of 1
  • Item
    AES之超大型積體電路設計
    (2012) 葉幸彰; Hsing-Chang Yeh
    高等加密標準(Advanced Encryption Standard, AES)硬體實現在現場可程式邏輯閘陣列(FPGA)與特殊用途積體電路(ASIC)已經被很廣泛的討論,尤其是如何達到數十億吞吐量的議題;然而本實驗室近幾年在FPGA設計成果很多,但尚未實現標準元件設計,因此本研究將實驗室團隊開發的AES硬體架構改善,並架設工作站透過數位電路設計流程實現AES加密晶片。   首先本研究利用國家晶片研究中心提供的工具,將數位電路設計所需的環境與軟硬體架設起來,建立一套完整的數位晶片設計平台。接著本研究提出8位元輸入輸出的AES硬體電路架構,並搭配BRAM(包含RAM和ROM),或使用組合邏輯運算去設計,分析其在電路設計上實現在FPGA與透過標準元件設計流程實現在ASIC上,從數據得知,其未使用BRAM的8位元輸入輸出的AES gate count為2.2k,是在目前搜尋文獻中面積最小的設計。