學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73912

Browse

Subject: search.filters.subject.神經網路模型

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    利用硬體加速器在RISC-V平台實現智慧手勢識別之研究
    (2024) 田敬瑄; Tien, Ching-Hsuan
    隨著手勢辨識技術在多媒體娛樂和智慧家電控制等領域的廣泛應用，隱私保護和低延遲推論速度已成為提升用戶體驗的關鍵因素。邊緣計算，由於其能在本地設備上即時處理數據，強化了數據的隱私保護並顯著減少數據傳輸和處理的延時，因而被重視。本研究開發的智慧手套手勢辨識系統採用開源的RISC-V指令集架構SoC，並在FPGA平台上實現了低成本及高效能的部署。透過整合Gemmini硬體加速器，本系統顯著提升了邊緣設備的計算效能及模型的推論速度。實驗結果顯示，配備硬體加速器的SoC相較於未搭載加速器的SoC，推論速度提升達55倍，同時維持了手勢識別的高準確度。該邊緣系統的實施不僅確保了用戶數據的安全，也通過硬體加速器顯著降低了推論時間，進一步提升了用戶體驗。本研究證明了開源技術和硬體加速器在邊緣計算領域的有效性，為未來智慧裝置的技術進步提供了一個經濟且高效的解決方案。
  • No Thumbnail Available
    Item
    通用型脈動陣列 AI 加速器：評估適用性與效能研究
    (2023) 余松恬; Yu, Song-Tien
    本論文旨在評估通用型脈動陣列 AI 硬體加速器在不同類型神經網路模型上的適用性及效能。隨著深度學習在邊緣運算中的廣泛應用，硬體加速器的設計成為提升邊緣運算效率的關鍵。然而，為每種類神經網路配置專用的硬體加速器並不切實際，若硬體加速器配置需要隨著模型架構的不同而頻繁改變，將是高昂成本負擔。本論文提出一套通用型 AI 脈動陣列硬體加速器的配置，目的是解決類神經網路應用中硬體適配的問題，使單一硬體加速器能夠適用於多種不同類神經網路架構，並建立了一個基於 RISC-V 核心且與通用型 AI 硬體加速器做整合之SoC 架構平台，實作於 FPGA 板，該 SoC架構提供一個真實情況的評估平台。本論文選用 Gemmini 作為通用型脈動陣列 AI 硬體加速器的代表，在不同的硬體配置下，針對兩種具代表性的類神經網路模型進行實驗，分別是基於二維卷積神經網路的影像元件辨識模型以及基於一維卷積的手勢辨識模型。本研究會結合效能評估並衡量 FPGA 硬體資源使用量，提出合適的通用型脈動陣列加速器硬體配置選用方案，供 AI 領域研究者參考。