學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73894

Browse

Subject: search.filters.subject.接觸蝕刻終止層

Search Results

Now showing 1 - 3 of 3
  • No Thumbnail Available
    Item
    先進應變工程於奈米電子元件之模擬與實驗驗證
    (2012) 鄧筱璇
    本研究分析n型電晶體元件佈局圖對於元件之應力分佈與性能表現。該先進奈米元件之應力源主要由碳化矽材料填充於源∕汲極與具有拉伸應力之接觸蝕刻終止層組成；其中碳莫耳比例為1.65 %，接觸蝕刻終止層之拉伸應力為1.1 GPa。此研究提出一利用三維有限元素分析，模擬接觸蝕刻終止層之應力對於淺溝槽隔離上方的延伸閘極與元件通道之影響。模擬若以非製程方式考慮分析時，當延伸閘極之寬度為0.2 um時，元件載子遷移率增益之最大值約達72.5 %；分析結果指出若延伸閘極之寬度超過此尺寸，則接觸蝕刻終止層之機械應力將為元件性能表現之主要影響。若採以製程方式分析之，則當延伸閘極之寬度為0.2 um時，元件載子遷移率增益之最大值約達77.5 %，該模擬結果與相關文獻之分析趨勢符合。 另一方面，本研究亦分別以二維與三維有限元素模型採用製程順序步驟之模擬法，分析具有矽鍺通道結合接觸蝕刻終止層結構之n型電晶體元件；其中接觸蝕刻終止層分別為拉伸應力為1.1 GPa與壓縮應力－2.0 GPa。分析時固定元件通道寬度為10 um並改變元件通道長度，以觀察元件通道內之應力分佈與電性性能表現。由於二維與三維模擬趨勢相互匹配，因此可以二維模擬簡化三維模擬。與元件通道寬度與長度之比例分別為10/0.11, 10/1, 10/10 (um/um)的情形下之電性測量結果相比較，發現元件通道之應力趨勢與電性測量結果相符。此外，藉由應力模擬與電性結果可得知，在較短元件通道長度時，拉伸應力之接觸蝕刻終止層可提升元件特性；而在較長通道長度時，則為壓縮應力之接觸蝕刻終止層對於元件表現有所提升。
  • No Thumbnail Available
    Item
    CESL應力層與側壁結構對NMOSFET之應力模擬
    (2014) 高偉傑
    本研究主要針對具接觸孔蝕刻停止層 (contact etch stop layer, CESL) 之n型電晶體結構進行分析，並探討其材料及結構尺寸對元件應力分佈與性能之影響。由於CESL能提升電晶體元件之效能，為探討其結構影響之顯著性，本研究將CESL區分成三個部位，分別為CESL-Top、CESL-Lateral及CESL-Bottom三個區域，探討其結構之間傳遞應力與互相影響的情形，針對材料比例作模擬設計，並比較通道區域的應力分佈。 本論文分為三個研究方向，分別為CESL區分為三個區塊之影響研究、在覆蓋CESL層下之spacer影響研究以及在覆蓋CESL層下之電晶體尺寸影響研究。為了改善結構中間接效應的影響，在設計結構中，以區域結構分別建立，並在部分結構中施加應力的方式去探討，在n型電晶體中覆蓋1 GPa之CESL拉伸應力，而在改變閘極長度時，使得接觸CESL所覆蓋的區域也會跟著變動，可以隨著分析圖示中看出力量的分佈情形。首先，本文以2D模擬與文獻作比較，確定通道區域在z方向發生結構間的間接效應影響後，便以3D模擬設計去改善間接效應所帶來的應力現象，結果也發現在短通道時，CESL-Bottom區域能提供在通道中x方向最為顯著的影響。 另一方面，在電晶體製程的側壁結構 (spacer) 也是擔任傳遞力量的重要角色，在側壁結構內側的氧化層也常因為尺寸過小而被忽略，本研究設計二氧化矽層與氮化矽層之間的結構比例，觀察其CESL傳遞力量至通道間的影響情形，本研究考慮元件佈局圖對於電晶體之應力分佈與性能表現之影響，以二維與三維有限元素分析，發現在二氧化矽層與氮化矽層之間比例為1:3時，CESL傳遞應力至通道中開始出現有效的提升，而在短通道中也有更明顯的表現。因此，針對短通道結構設計，若適度調整spacer結構中較低楊氏係數的材料比例，便能於通道區域產生機械應力，其能有效的改善電晶體性能。
  • No Thumbnail Available
    Item
    具有深度 STI 的NMOSFET 之應變工程模擬
    (2013) 鄧榮皓; Deng Rong Hao
    金氧半場效電晶體（MOSFET）節點技術不斷縮小至22奈米以下，因此在半導體應變工程中，接觸蝕刻終止層（CESL）與淺溝槽隔離（STI）被視為重要技術，兩種應力源可提高有效地電晶體的載子遷移率。而利用有限元素模擬的方法下，本研究探討在n型MOSFET中，STI幾何結構對於電晶體性能的影響。在上述條件下主要是利用不同製程方法讓矽通道的產生通道應力轉換以及CESL的內應力的影響進行分析。由模擬結果得知，具有深度的STI結構較無深度的STI更有用處，因為應力源所造成的Si通道的應力分佈是較高的。此外，藉由壓阻效應，可提高電晶體的載子遷移率的性能提高，由於上述的壓阻效應，可做出結論整合STI和CESL應力源可以有效的提高中10％〜20％載子遷移率。最後，對於電晶體應力分佈影響最重要的四個因子，閘極寬度、源∕汲極的長度、STI的長度、STI的深度。經過變異數分析結果後，源∕汲極長度與STI的深度這兩個因子對於載子遷移率增益的影響程度最為顯著。