學位論文
Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73894
Browse
2 results
Search Results
Item 常壓電漿輔助之陽極接合技術開發與應用(2013) 黃哲翊; Che-Yi Huang雖然傳統陽極接合(anodic bonding)技術與其他接合技術相比，具有無介質、氣密性接合與製程簡易等優勢，也已廣泛運用於微機電系統(micro-electro-mechanical system, MEMS)之封裝，但卻因為加溫機制需從底部全面性加溫，除了升溫與降溫的耗時外，亦容易在升、降溫時，讓晶片受到熱效應的影響，使接合晶片上之微結構造成破壞。因此，本研究開發出創新性常壓電漿陽極接合(atmospheric pressure plasma anodic bonding, APPAB)之技術，利用電漿具有局部快速升溫與快速降溫的特性，可以大幅降低製程時間以提高效率外，還可減少試片受到熱效應的影響。另外，APPAB技術是利用常壓電漿系統的噴頭作為上電極，而此噴頭可架於具z軸移動功能之載架，且可將接合試片放置於x-y移動平台上，故在進行接合試驗時，可以自由調整上電極高度與移動接合試片，以達到局部性接合與區域性圖案化接合之目的，增加APPAB技術之應用性與彈性度。 本研究進行borofloat玻璃試片與矽晶片之接合試驗，尋求最佳接合參數，其試片之面積尺寸皆為2 cm × 2 cm。經實驗結果顯示，最佳APPAB接合參數為N2製程氣體、3 mm接合間距與2 kV接合電壓，其中試片在進行接合時，可局部性使試片於一分鐘內升溫至約420度，更可在一分鐘內使試片降至室溫約27度，升降溫速率約為62度每秒。本研究也利用最佳參數進行四吋晶片接合試驗，分別以固定式APPAB、移動式APPAB與傳統固定單點電極式陽極接合三種不同方式，來進行接合時間與接合強度之比較，其中移動式APPAB僅需14分7 秒即可將試片完全接合，且平均接合力可達37.64 MPa，與傳統式陽極接合相比，接合時間不僅快了約11倍，其平均接合力也大了1.7倍左右。此外，移動式APPAB在進行陽極接合試驗時，其電流值大約都能維持在0.8 mA左右，不會像固定式APPAB與單點電極式陽極接合之電流值，會隨著接合時間增加而遞減趨近於零，故移動式APPAB的接合品質也會比另外兩種方式來得優良。 本研究除了開發常壓電漿陽極接合技術外，為了提升本技術之應用性，除了玻璃-矽晶片之接合，還進行玻璃與玻璃鍍鋁基板、玻璃與矽鍍鎳基板及玻璃與陽極氧化鋁(anodic alumina oxide, AAO)鍍鋁基板之接合。除此之外，還利用APPAB技術結合陽極氧化鋁與熱電材料，以電化學沉積的方式，分別將p-type Sb2Te3與n-type Bi2Te3之熱電材料，沉積於AAO孔洞中，其沉積速率分別為3.5 um/hr與11 um/hr。本研究所製作之奈米熱電結構(nano structure)，將可應用於微型熱電致冷晶片(micro thermoelectric cooler, uTEC)之開發，提升相關熱電元件的性能。Item SOI晶片應用於具矽奈米線之微型熱電致冷晶片的研製(2013) 劉玟均; Wen-Chun Liu以熱電材料所製作之主動式致冷晶片，具有體積小、低成本、無污染、高壽命及易整合於IC元件等優點，已成為目前各式散熱研究中所重視的議題。然而，傳統的熱電散熱技術面臨了不易微小化與整合化的缺點，又面臨高密度積體電路所需之高散熱需求的挑戰，已無法負荷未來電子元件的散熱需求。因此，本研究期望以金屬輔助化學蝕刻之矽奈米線陣列做為熱電材料，配合半導體相關製程製作微型致冷晶片，以此簡易、低成本且無汙染之製程技術，實現以奈米結構來降低熱傳導率進而提升熱電優值，以改善傳統熱電材料所遇到之瓶頸，達到改善微型熱電晶片致冷效率之目標。 實驗結果顯示，以黃光微影製程與結合界面活性劑的濕式TMAH蝕刻技術，可成功於低阻值的n型(0.01-0.02 ohm-cm)與p型(0.001-0.005 ohm-cm)晶片表面，製作出凸角完整之平台微結構，此平台結構區域以金屬輔助化學蝕刻技術製作矽奈米線陣列結構，並測試出最佳的蝕刻參數。 金屬輔助化學蝕刻具有可在室溫進行製程、無須通電、大面積製造，也不需要昂貴的儀器設備，以低成本之方式即可完成矽奈米線的製作。其中，n型矽以4.6 M氫氟酸和0.02 M硝酸銀的混合溶液，在蝕刻時間為20 分鐘後，矽奈米線長度約為5-6 um，直徑約為160-200 nm，深寬比約為30-31；p型矽的部分以4.6 M氫氟酸和0.017 M硝酸銀的混合溶液，在蝕刻時間15分鐘後，奈米線長度約為4-5 um，直徑約為50-100 nm，深寬比約為50-80。 將凸塊平台結構圖案化後，為避免銀沉積太厚而覆蓋，導致氫氟酸無法順利將二氧化矽溶解，因此利用沉積銀金屬與蝕刻矽兩個階段分別進行的步驟，製作高深寬比之矽奈米線。第一階段為沉積銀金屬，皆以4.6 M氫氟酸和0.005 M硝酸銀，第二階段為蝕刻矽奈米線結構，n型矽以4.6 M氫氟酸和0.11 M雙氧水，50組p-n結構之沉積時間為1分鐘，蝕刻時間為 15 min，矽奈米線直徑約為80-150 nm，長度約為5-6 um，深寬比約為40-60；100組p-n結構之沉積時間為30秒，蝕刻時間為 15 min，矽奈米線直徑約為50-100 nm，長度約為7-8 um，深寬比約為80-140。蝕刻完後浸泡於10%的氫氟酸10-15分鐘，可去除矽奈米線外層之氧化物。完成n型與p型矽奈米線的製作後，期望日後能在SOI晶片上實現以矽奈米線作為熱電材料，製作高性能微型熱電致冷元件的目標。