學位論文
Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73890
Browse
6 results
Search Results
Item 28GHz砷化鎵增強型pHEMT功率放大器與PIN二極體切換器設計(2021) 謝雲岳; Hsieh, Yun-Yueh第一顆電路為內具線性器之28 GHz二級功率放大器，透過傳輸線匹配網路達成輸出功率阻抗匹配、輸入共軛匹配之效果。當VG = 0.5 V時，且線性器為關閉狀態(Vctrl = 0 V)時，在頻率為28 GHz下，其功率增益(Power gain)約為21.16 dB，飽和輸出功率Psat約為24.63 dBm，1-dB增益壓縮點之輸出功率(OP1dB)約為24.01 dBm，最大功率附加效率Peak PAE約為36.41 %，而當線性器為開啟狀態((Vctrl1 = 0.35 V、Vctrl2 = 0.15 V)且頻率為28 GHz時，IMD3在-40 dBc時的輸出功率為16 dBm，整體晶片佈局面積為1 mm × 2 mm。第二顆電路為28 GHz PIN二極體切換器，採用四分之一波長線的SPDT架構。當操作頻率為28 GHz且VON為-4 V、VOFF為1.3 V時， 插入損耗約為2.15 dB，輸入輸出反射損耗(S11、S22)分別為14.07 dB與9.92 dB，0.1-dB增益壓縮點之輸入功率(IP0.1dB)約為17 dBm，整體晶片佈局面積為1 mm × 1 mm。Item 應用於77 GHz汽車防撞雷達系統之毫米波積體電路設計(2012) 林繼揚本論文主要針對77 GHz汽車防撞雷達微波CMOS射頻前端RFICs以及毫米波電路設計研究討論，晶片製作透過國家晶片中心提供的標準TSMC CMOS 90nm製程，內容分為兩個部分，第一個部分為介紹毫米波汽車防撞雷達研究背景，第二部分為毫米波CMOS RFICs之設計與量測。 論文將介紹三個電路，第一個為低雜訊放大器，此設計頻率為71至77 GHz設計上採用三級串接，第一級為共源級組態，主要考量於低雜訊之訴求，第二級與第三級將採用疊接組態，疊接組態將提供高增益，來滿足系統所需之規格，本設計考量將在疊接組態之增益以及雜訊指數，利用中間匹配電感來設計，其電感可以使疊接組態之雜訊指數降低，並可以提高增益，本論文於第三章內容將作設計考量分析，而量測結果在74 GHz時有最小雜訊指數 6.17 dB，增益高達20 dB以上，晶片面積為0.596 ╳ 0.583 mm2。第二個電路為功率放大器，此設計操作頻率為71至77 GHz，設計考量於功率為重，因此在架構上選擇較大之電晶體，且採用疊接組態提高增益，量測結果於頻率71至77 GHz增益維持在20 dB，其晶片面積大小為0.596 ╳ 0.596mm2。第三部分為混頻器，採用環型混頻器架構，系統主要於低LO功率，以及低功率消耗，供應電壓為1.2 V，操作頻率在71至77 GHz，降頻混頻器之OP1dB發生在輸入RF功率為-3 dBm時有-0.5 dBm輸出功率。Item 利用變壓器功率合成技術之5.2 GHz互補式金氧半導體功率放大器研製(2014) 歐陽弘文近幾年來，隨著無線通訊的快速發展，對於無線網路所要求的吞吐量也越來越高，且由於較低頻的2.4 GHz頻帶使用過於壅塞，導致電路設計上朝向同樣免授權免付費的5 GHz U-NII(Unlicensed National Information Infrastructure)頻帶發展，此外，對於無線收發器來說，功率放大器扮演著舉足輕重的角色，以往，為達高輸出功率與高效率，設計上會以砷化鎵(GaAs)製程為主，然而，互補式金氧半導體(CMOS)製程有著低成本及系統晶片整合的優點，故以5 GHz U-NII頻帶為重心的互補式金氧半導體功率放大器已成為現在的新趨勢，因此本論文將從電路設計的角度切入，設計及實現三個使用不同功率合成技術的5.2 GHz互補式金氧半導體功率放大器。 第一個電路為直接並聯功率合成技術之5~5.8 GHz功率放大器，將兩組功率元件直接並聯，藉此提高輸出功率，晶片佈局面積為0.875×0.705 mm2，在5.2 GHz時之量測增益(S21)為12.3 dB，並達到23.1 dBm的飽和輸出功率(Psat)，18.6 dBm的1dB增益壓縮輸出功率(OP1dB)及19.8%的最高功率輔助效率(PAE)，寬頻功率匹配架構的使用，使得功率放大器從5~5.8 GHz的飽和輸出功率為22.6±0.5 dBm。 第二個電路為兩路變壓器功率合成技術之5.2 GHz功率放大器，為了達到高功率輸出，利用變壓器實現功率合成，晶片佈局面積為1.2×0.6 mm2，量測增益(S21)為15.14 dB，飽和輸出功率(Psat)為25.81 dBm，1dB增益壓縮輸出功率(OP1dB)為21.42 dBm，最高功率輔助效率(PAE)為27.58%。 第三個電路為串聯結合變壓器功率合成技術之5.2 GHz功率放大器，藉由堆疊每一功率元件的電壓，進而抬高整體的輸出電壓及功率，晶片佈局面積為1.2×1 mm2，量測增益(S21)為13.37 dB，飽和輸出功率(Psat)為27.63 dBm，1dB增益壓縮輸出功率(OP1dB)為23.45 dBm，最高功率輔助效率(PAE)為19.18%。Item V頻帶功率放大器與I/Q調變器設計(2013) 鍾懿威; Yi-Wei Chung本論文研製之方向為一毫米波發射機系統的子電路分析─功率放大器(Power Amplifier, PA)與I/Q調變器(I/Q Modulator)，電路操作於V頻帶，使用的製程為台積電所提供的TSMC CMOS 90nm RF 1P9M標準製程。 隨著無線通訊技術的迅速發展，射頻積體電路逐漸朝著更高的頻率、資料傳輸速率、寬頻且高整合性的方向前進；無須執照的V頻段具備有達成超高速率傳輸的可行性，係一個利於本次設計研發的頻段。而CMOS製程技術具有小面積、低成本、低功耗、與高整合度等優勢，係一在毫波米頻段極具吸引力的製程技術。 於各電路的模擬設計上採用了安捷倫所提供之ADS(Advanced design system)與電磁模擬軟體SONNET，而設計的電路為功率放大器(Power Amplifier, PA)與I/Q調變器(I/Q Modulator)兩個發射機系統的前端電路，其中功率放大器(Power Amplifier, PA)於設計上採用1：2：4的三級共源極(common source, CS)設計架構，其中第一級與第二級設定為驅動級(Drive Stage)，第三級為功率輸出級(Power Stage)，並在第三級加入一線性器，讓功率輸出有約略6 dBm左右的線性延長現象，於60 GHz的最大輸出功率為9.72 dBm，包含測試pad的晶片面積為0.711 × 0.657 mm2。 I/Q調變器(I/Q Modulator)於設計上，由最基本的混頻原理作為切入，完成一改良式Gilbert-cell混頻器(Modified Gilbert-cell Mixer)，並有效結合數學模型加以驗證一I/Q調變器(I/Q Modulator)的電路架構與模型，包含測試pad的晶片面積為0.6978×0.8126 mm2。Item K頻帶互補式金氧半功率放大器設計(2015) 劉家凱; Liu, Chia-Kai第一個電路為變壓器功率結合技術之K頻帶功率放大器，採用半圈變壓器 (Half-turn Transformer)實現功率結合與阻抗轉換以達到節省面積，量測結果在23.5 GHz時，增益為12 dB，飽和輸出功率(P_sat)為22.5 dBm，1dB增益壓縮輸出功率(OP_1dB)為18.1 dBm，最高功率輔助效率(PAE)為21.8%，晶片佈局面積為0.29 mm^2。 第二個電路為變壓器電流結合技術之K頻帶功率放大器，延續第一個設計之功率放大器，運用變壓器電流結合技術(Current Combining Transformer)來提升輸出功率，將功率放大單元直接並聯在進行匹配，而為了要提高增益，採用兩級功率放大器進行設計，量測結果在23 GHz時，增益為19.5 dB，飽和輸出功率(P_sat)為24.9 dBm，1 dB增益壓縮輸出功率(OP_1dB)為20.6 dBm，最高功率輔助效率(PAE)為17.0%，晶片佈局面積為0.97 mm^2。Item X頻帶互補式金氧半功率放大器設計與實現(2015) 黃望龍; Huang, Wang-Lung對於射頻收發器系統來說，功率放大器扮演著相當重要的角色，為了達到高輸出功率與高效率，現今，功率放大器的設計以砷化鎵製程(GaAs process)為主。近年來隨著CMOS的進步，射頻電路大部份已經成功整合至CMOS 製程當中，且CMOS具有低功率消耗、低成本、高整合度的優勢，因此本論文將設計及實現三個使用不同功率合成技術的X頻帶互補式金氧半功率放大器。 第一個電路為變壓器功率合成技術之X頻段功率放大器，藉由變壓器實現功率合成而達到較高的輸出功率，量測增益("S" _"21" )為14.189 dB，飽和輸出功率("P" _"sat" )為24.74 dBm，1dB增益壓縮輸出功率(〖"OP" 〗_"1dB" )為16.63 dBm，最高功率附加效率(PAE)為19.9 %，晶片佈局面積為0.56 mm^2。 第二個電路為串聯結合變壓器功率合成技術之X頻段功率放大器，藉由堆疊每一功率元件的電壓，進而抬高整體的輸出電壓及功率，量測增益("S" _"21" )為13.08 dB，飽和輸出功率("P" _"sat" )為26.3 dBm，1dB增益壓縮輸出功率(〖"OP" 〗_"1dB" )為23.3 dBm，最高功率附加效率(PAE)為12.6 %，晶片佈局面積為1.08 mm^2，。 第三個電路為基於變壓器的電流合成技術之X頻段功率放大器，將兩組功率放大器元件直接並聯，藉此提高輸出功率，量測增益("S" _"21" )為13.4 dB，並達到27.3 dBm的飽和輸出功率("P" _"sat" )，23.84 dBm的1dB增益壓縮輸出功率(〖"OP" 〗_"1dB" )及19 %的最高功率附加效率(PAE) ，晶片佈局面積為1.27 mm^2。